在産品開發過程中如何提高EFT特性？
要保證芯片的正常運行，除了自身有一定的抗干擾能力外，硬件保護也是很重要的。一般情况下從以下幾個方面加以保護：
1.電源端：保證電源的穩定性，强電情况下蓄能電路、异常電壓保護電路要根據情况加以考慮。芯片Vdd與Vss端一定也是必須要幷入一小容量電容（建議爲0.1uF），而且位置要正確，一定是電源先經過電容再到達芯片電源端。
2.復位端：如果采用外部復位方式，則按照建議的復位電路設計；如果內部復位方式，一般情况下只需將RST端與Vdd端直接相連或復位埠選擇爲Input口使用。如果抗干擾要求較高，可以采用RST端上拉一100K奧姆左右的電阻到Vdd端或埠選擇爲Input口使用，幷且RST端無需添加接地電容，因爲電源中的高頻干擾會通過電容而直接侵入芯片內部。此外復位電路在PCB布綫時，儘量要靠近復位管脚，以减小與地端、電源端的耦合强度。
3.晶振端：設計振蕩電路時，應該視晶振參數選擇合適的匹配電容。一般來說，芯片工作頻率過高，電容值不易過大。在要求頻繁停振、起振的場合下，可以使XOUT端的電容值略大于XIN端的電容值，甚至可以在兩端幷聯一大阻值電阻R1。另外，振蕩電路盡可能接近芯片振蕩脚位元，幷與地綫和電源綫保持足够的距離（3mm），以避免電源高頻噪聲干擾。
4.I/O端：具有高噪聲的負載最好以光耦等組件隔離或加有吸噪聲電路，如果有危險的負載，應加有上拉或下拉電阻以防止微控制器損壞時的誤動作。另外，某些特殊場合由于安全的需要，具有危險性的負載也可以利用軟件脉衝驅動的方式，透過電容耦合，以避免微控制器復位或當機時的誤啓動造成的危險。
1.電源端：保證電源的穩定性，强電情况下蓄能電路、异常電壓保護電路要根據情况加以考慮。芯片Vdd與Vss端一定也是必須要幷入一小容量電容（建議爲0.1uF），而且位置要正確，一定是電源先經過電容再到達芯片電源端。
2.復位端：如果采用外部復位方式，則按照建議的復位電路設計；如果內部復位方式，一般情况下只需將RST端與Vdd端直接相連或復位埠選擇爲Input口使用。如果抗干擾要求較高，可以采用RST端上拉一100K奧姆左右的電阻到Vdd端或埠選擇爲Input口使用，幷且RST端無需添加接地電容，因爲電源中的高頻干擾會通過電容而直接侵入芯片內部。此外復位電路在PCB布綫時，儘量要靠近復位管脚，以减小與地端、電源端的耦合强度。
3.晶振端：設計振蕩電路時，應該視晶振參數選擇合適的匹配電容。一般來說，芯片工作頻率過高，電容值不易過大。在要求頻繁停振、起振的場合下，可以使XOUT端的電容值略大于XIN端的電容值，甚至可以在兩端幷聯一大阻值電阻R1。另外，振蕩電路盡可能接近芯片振蕩脚位元，幷與地綫和電源綫保持足够的距離（3mm），以避免電源高頻噪聲干擾。
4.I/O端：具有高噪聲的負載最好以光耦等組件隔離或加有吸噪聲電路，如果有危險的負載，應加有上拉或下拉電阻以防止微控制器損壞時的誤動作。另外，某些特殊場合由于安全的需要，具有危險性的負載也可以利用軟件脉衝驅動的方式，透過電容耦合，以避免微控制器復位或當機時的誤啓動造成的危險。